高速低功耗数字逻辑比较器的电路设计

摘  要:功耗、速度和芯片面积是当今便携电子领域极为关键的技术参数.本文拟采用不同的数字逻辑技术和不同电路结构设计并实现数字逻辑比较器,使电路在功耗、传输延迟、芯片面积以及占用晶体管数等方面得到优化.基于Tanner-EDA仿真平台,选用电源电压0.7 V及45-nm工艺参数规范,对本文设计的每种电路的功...>>详细

【作  者】袁寿财 武华 王兴全

【作者单位】赣南师范大学物理与电子信息学院,江西赣州341000

【期  刊】《赣南师范大学学报》 2018年第3期32-35,共4页

【关 键 词】数字逻辑比较器 传输门 半加器 功耗 传输延迟 

【基金项目】江西省科技厅基金20171BAB202037,20151BAB202019,国家自然科学基金面上项目51377025.

【分 类 号】TP722.75

【下载次数】0【在线阅读】8

分享到:

参考文献(共找到条)

相关文献:(共找到条)

作者其它文章

97055A
11
分类表关闭X
隐藏
比较
关闭《赣南师范大学学报》编辑部重要声明