用Verilog语言设计任意次ASIC分频器

摘  要:介绍Verilog在数字电路设计中特别是分频器中的应用以及它相对的优越性。基于现在常用的计数器设计思想,具体给出了任意偶数次分频和任意奇数次分频的可重复使用的Verilog代码,通过了EDA软件ModelSim的仿真验证,得到了ASIC的RTL结构图。两段代码给其他数字逻辑电路设计人员提供了现成...>>详细

【作  者】唐卫斌[1]

【作者单位】[1]商洛学院物理与电子信息工程系,陕西商洛726000 

【期  刊】《商洛学院学报》 2013年第2期15-18,52共5页

【关 键 词】Verilog语言 ModelSim软件 偶数次分频 奇数次分频 

【分 类 号】TN772

【下载次数】0【在线阅读】3

分享到:

参考文献(共找到条)

相关文献:(共找到条)

作者其它文章

82991A
11
分类表关闭X
隐藏
比较
关闭《商洛学院学报》编辑部重要声明